校園快梭計畫 (University Shuttle)

為激發IC設計的創意,使學校教授或學生的設計得以有實體晶片進行研究,台積電校園快梭計畫提供28 nm以上之矽製程予通過遴選之設計案。校園快梭計畫如同JDP亦需要一位台積電內部的配合人協助 tape out 事宜。有意申請快梭專案之成大教授請覓妥配合人後由該配合人提出申請。